Memory-Optimized Hardware Implementations of Direct Digital Frequency Synthesizers based on Polynomial Approximations

Abstract

Tämä väitöskirja käsittelee tehokkaita laitteistopohjaisia arkkitehtuureja, joilla voidaan toteuttaa sinimuotoisia signaaleita tuottavia digitaalisia signaalisyntetisaattoreita (DDFS). Väitöskirjan tavoitteena on tutkia uusia arkkitehtuureja, jotka tuottavat korkeatasoisen sinisignaalin, minimoivat tarvittavan muistin käytön, sekä kuluttavat mahdollisimman vähän laitteistoresursseja. Arkkitehtuurien analyysi on tehty käyttäen mittareina muistin pakkaussuhdetta, signaalin häiriöttömyyttä, sekä toteutuksissa käytetyn ohjelmoitavan logiikkapiirin (FPGA) resurssien määrää. Lisäksi väitöskirja sisältää johdannon digitaalisen signaalin generointiin, kattaen tärkeimmät aiemmin julkaistut DDFS-arkkitehtuurit. Seuraavia aihe-alueita on tutkittu:

<i>Taulukkopohjaiset DDFS-arkkitehtuurit</i>, sekä niihin kehitetyt tehokkaat muistinpakkausmenetelmät. Esitellyt muistinpakkausmenetelmät pohjautuvat amplitudin laskennan jakamiseen useaan pienempään segmenttiin, sekä yksittäisten approksimaatioyhtälöiden optimointiin. Uudet esitellyt muistinpakkausmenetelmät ovat mahdollistaneet toteutukset, joissa on huippuluokan muistin pakkaussuhde. Lisäksi väitöskirjassa esitellään viime vuosina julkaistuja muita arkkitehtuureja ja arvoidaan näiden suorituskykyä. Näitä muita arkkitehtuureja käytetään viitteinä, kun väitöskirjassa esiteltyjen arkkitehtuurien suorituskykyä analysoidaan.

<i>Digitaalinen taajuussynteesi pohjautuen polynomisiin approksimaatioihin</i>. Jotta esiteltyjen laitteistoarkkitehtuurien toteutettavuutta voidaan arvioida, on sekä Taylorettä Chebyshev-approksimaatioihin pohjautuvia arkkitehtuureja toteutettu FPGApiireille. Väitöskirjassa esitellään viisi erilaista DDFS-arkkitehtuuria, jotka pohjautuvat polynomisiin approksimaatioihin.

Esitelty tutkimus osoittaa, että polynomisten approksimaatioiden avulla voidaan toteuttaa vähän muistia käyttäviä DDFS-arkkitehtuureja. Lisäksi osoitetaan, että esitellyt arkkitehtuurit ovat erittäin kilpailukykyisiä verrattaessa aikaisemmin julkaistuihin huippuluokan toteutuksiin. Tässä väitöskirjassa esitellään arkkitehtuureja, jotka tarjoavat poikkeuksellisen korkean muistin kompressiosuhteen, erittäin hyvän tuotetun signaalin laadun, sekä alhaisen FPGA-piirin resurssien käytön. Korkein saavutettu muistin kompressiosuhde on 38 836:1, joka on yli 20 kertaa parempi kuin aiemmissa julkaisuissa julkaistut kompressiosuhteet. Jotkin tässä väitöskirjassa esitellyt arkkitehtuurit alentavat häiriösignaalien tasoa yli 100 dB:ä verrattuna tuotettuun signaaliin. Vaikka aiemmissa julkaisuissa on esitelty alempiakin häiriösignaalien tasoja, on huomionarvoista, että verrattaessa väitöskirjassa esiteltyjä toteutuksia muihin korkean kompressiosuhteen toteutuksiin, alentavat ne häiriösignaalien voimakkuutta yli 15 dB:ä aiempaa enemmän.

Väitöskirjassa esiteltyjä DDFS arkkitehtuureja voidaan käyttää useissa sovelluksissa. Alhaisen muistinkulutuksen ansiosta ne soveltuvat erityisen hyvin käytettäväksi sulautetuissa järjestelmissä ja toteutuksissa, joissa käytetään edullisia FPGApiirejä. Tällaisissa edullisissa piireissä on tyypillisesti hyvin rajoitettu määrä piirin sisäistä muistia.

<b>Teköälyn käytöstä:</b> Tämän väitöskirjan sisällön kirjoittamiseen ei ole käytetty teköälyä. Teköälyä ei ole myöskään käytetty tutkimukseen, eikä väitöskirjan liitteenä oleviin julkaisuihin.

This thesis considers efficient hardware architectures for implementing sinusoidal Direct Digital Frequency Synthesizer (DDFS) designs. The goal of the thesis is find novel hardware architectures that minimize the memory consumption and the use of hardware resources, while providing a high-quality output signal. The analysis of the architectures is performed based on memory compression ratio, spurious signal quality, and design resource utilization on a Field Programmable Gate Array (FPGA). An introduction to digital signal synthesis, covering different DDFS architectures, is given. The following topics have been considered:

<i>Look-up table-based DDFS architectures</i> have been studied, and efficient memory compression schemes have been developed. The memory compression schemes are based on dividing the amplitude computation into several segments and optimizing the individual approximation equations. The novel presented memory compression schemes have enabled designs having state-of-the-art memory compression ratios. In addition, the recently published DDFS architectures are presented, and their performance is discussed. These architectures are used as reference architectures in the analysis.

<i>Direct digital frequency synthesis utilizing polynomial approximation</i> has been studied. In order to demonstrate the feasibility of implementation, hardware architectures utilizing both Taylor and Chebyshev approximations have been developed and synthesized on an FPGA. Five different DDFS architectures based on polynomial approximations are presented.

The presented research work illustrates that low-memory DDFS architectures can be implemented by utilizing polynomial approximations. Furthermore, these designs are very competitive against previously reported state-of-the-art approaches. In this thesis, efficient architectures that provide exceptionally high memory compression ratios, very good signal quality, and low FPGA resource utilization are introduced. The highest memory compression reached is 38,836:1, which is over 20 times better than reported in the previous work. Some of the presented architectures have achieved Spurious-Free Dynamic Range (SFDR) below -100 dBc. While previously reported work has shown higher SFDR, it is worth noting that the presented work improves the SFDR by 15 dB when compared with the previously reported designs having a high memory compression ratio.

The presented DDFS architectures can be used in multiple applications. Since the presented designs require very low memory, they are especially well-suited for embedded implementations and implementations using low-cost FPGAs with limited on-chip memory.

<b>On the use of Artificial Intelligence:</b> No AI tools were used in the production of the results, nor in the creation of the content presented in this thesis.