Hyppää sisältöön
    • Suomeksi
    • In English
Trepo
  • Suomeksi
  • In English
  • Kirjaudu
Näytä viite 
  •   Etusivu
  • Trepo
  • Väitöskirjat
  • Näytä viite
  •   Etusivu
  • Trepo
  • Väitöskirjat
  • Näytä viite
JavaScript is disabled for your browser. Some features of this site may not work without it.

Modelling Embedded Applications for On-Chip Multiprocessing Platforms

Määttä, Sanna (2011)

 
Avaa tiedosto
maatta.pdf (1.445Mt)
Lataukset: 



Määttä, Sanna
Tampere University of Technology
2011

Tieto- ja sähkötekniikan tiedekunta - Faculty of Computing and Electrical Engineering
This publication is copyrighted. You may download, display and print it for Your own personal use. Commercial use is prohibited.
Näytä kaikki kuvailutiedot
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi:tty-2011061414700
Tiivistelmä
The complexity of state-of-the-art embedded systems requires designers to focus on abstraction levels much higher than Register Transfer Level (RTL). As the designers are familiar with using RTL, system design often starts at levels of abstraction that are too close to implementation. Higher levels of abstraction substantially reduce the amount of details designers need to consider enabling complex system design in shorter time.

Modelling and simulation are essential methods in state-of-the-art embedded system design. In model-based design, a system model is the key element of the design process from the specification to the implementation. Modelling helps designers to manage complex systems, better understand the system under development, visualise a system, specify the structure and behaviour of the system, validate the system behaviour, and document the design decisions. Moreover, modelling reduces development time and costs.

This thesis describes a model-based approach for embedded application modelling and validation together with an on-chip multiprocessing platform. The aim of the work was to facilitate the programming of multiprocessing systems as well as to enable early system validation, design space exploration, and performance evaluation.
Kokoelmat
  • Väitöskirjat [5025]
Kalevantie 5
PL 617
33014 Tampereen yliopisto
oa[@]tuni.fi | Tietosuoja | Saavutettavuusseloste
 

 

Selaa kokoelmaa

TekijätNimekkeetTiedekunta (2019 -)Tiedekunta (- 2018)Tutkinto-ohjelmat ja opintosuunnatAvainsanatJulkaisuajatKokoelmat

Omat tiedot

Kirjaudu sisäänRekisteröidy
Kalevantie 5
PL 617
33014 Tampereen yliopisto
oa[@]tuni.fi | Tietosuoja | Saavutettavuusseloste